RISC-V驱动中国芯，打破高性能处理器的“不可能三角”

liukang20243个月前 (05-12)观众吃瓜226

文 | 硅星闻

刚刚曩昔的三月底，国产RISC-V迎来破局时间：闻名芯片规划企业睿思芯科在深圳正式发布我国首款全自研高功能RISC-V服务器处理器——灵羽处理器。

3月31日，睿思芯科在灵羽处理器发布会现场举行用户启航典礼

服务器处理器的功能门槛极高，既在于算力、功耗、接口等维度的极致需求，还在于生态兼容性、稳定性、安全性的苛刻要求，一贯被视为国产处理器研制范畴难以攀爬的“珠穆朗玛峰”。

作为应战X86、ARM的第三大指令集架构，由加州大学伯克利分校主导规划的RISC-V以开源、模块化、可定制为中心特性，摆脱了传统架构的授权捆绑和地缘危险。从开始的AIoT、MCU等轻量级场景到现在的服务器处理器等高功能使用，RISC-V正成为全球核算架构革新中的要害变量，而睿思芯科则代表着难以忽视的我国力量。

睿思芯科开创人、董事会主席兼CEO谭章熹博士是RISC-V发明者David Patterson教授的关门弟子、也是仅有的我国大陆博士生。根据伯克利的先进方法，结合对RISC-V十数年的深化研讨与实践，谭章熹博士带领团队建立起一套快速迭代微架构、软硬件一体规划工艺协同优化的完好技能系统。

凭仗此次发布的“灵羽”处理器，睿思芯科真实在国产服务器处理器范畴打破了高功能、CPU中心研制、SoC芯片研制三者难以兼得的“不或许三角”，初次将一款具有有用才干的高功能、高独立性国产服务器处理器推向商场。

从伯克利实验室到深圳，精简指令集四十年传承

精简指令集（RISC）诞生于上世纪80青丝，旨在以更简练高效的指令架构，吹嘘芯片在面积、功耗受限场景下的履行功率。从MIPS、SPARC、PowerPC到ARM，RISC架构推动了核算从作业站、PC走向移动核算与智能终端，成为全球芯片架构演进的重要引擎。

睿思芯科董事会副主席容志诚博士是这一浪潮的亲历者。他在纽约生长，24 岁取得首项芯片规划专利，随后在加州大学伯克利分校取得电子工程与核算机博士学位，师从“现代核算机架构之父”、2017 年图灵奖得主 David Patterson 教授，深度参加了RISC-I与RISC-II两代架构的演进。

容志诚参加 Sun Microsystems后，创建首个 64 位 UltraSPARC 精简指令集处理器团队并担任首席架构师，并成为 SPARCv9 64 位指令集架构世界规范的起草者之一。他于 1995 年取得的要害芯片专利，是该范畴全球开创，明显吹嘘了处理器高速缓冲存储器的功率，被广泛使用于之后多个处理器系统，成为微架构规划中的标志性打破。然后，他出任Sun Microsystems亚洲首席技能官。

容志诚博士，华胥基金开兴办理合伙人，睿思芯科董事会副主席

彼时的 Sun 正值巅峰：1982 年建立、1986 年即上市，1993 年进入《财富》500 强，2001 年市值一度超越 2000 亿美元，跻身全球尖端科技公司之列。作为最早将 RISC 商业化的公司，Sun 凭仗 SPARC 架构成功占有高功能作业站与服务器商场，其技能道路成为后续精简指令集架构的重要参阅。

尔后，容志诚博士参加英特尔（Intel），担任英特尔我国首席技能官，并于1998年创建了英特尔我国研制中心。这以后，他先后担任英特尔企业处理事业部首席技能官、英特尔通讯产品事业部首席技能官。

在中美两地，容志诚博士继续推动软硬件系统立异，见证了三代 RISC 架构的工业更迭，一直站在全球核算工业前沿，有超越60项专利使用于最前沿的微处理器和核算机制作技能中。

与此一起，在他曾肄业与作业的伯克利学校，另一位年轻人也走上了精简指令集技能之路。

2005 年，谭章熹博士自清华大学结业后赴伯克利进修，参加由 Patterson 教授主导的 RISC-V 项目组，成为其关门弟子、也是其仅有研讨核算机指令架构的我国大陆博士生。他从项目前期便参加 RISC-V 指令集的规划、规范拟定与验证推行，是第五代精简指令集最早一批技能奠基者。

谭章熹博士，睿思芯科开创人、董事会主席、CEO

从伯克利结业后，谭博士曾参加Pure Storage公司，是其首位芯片规划工程和要害产品FlashBlade的最早首要规划工程师；2017年，他在硅谷创建了自动驾驶芯片公司OURS Technology，并在短时间内成功将公司出售给美国自动驾驶独角兽Aurora，完结从学术研讨到工业落地的闭环。

2018 年，他挑选回国创业，在深圳兴办睿思芯科，专心于RISC-V 芯片产品，并立下方针：“期望每一行处理器代码都由我国人写出来。”在他看来，芯片归于工程科学，有必要走出实验室、走向工业，才干完结真实的工程迭代与长时间打破。

一个是精简指令集第一代架构的工业开拓者，一个是第五代 RISC-V 的原生规划者，两位跨过青丝的“Patterson 弟子”会聚一堂，试图为我国芯片工业打造真实意义上的“架构原生、软硬协同、自主可控”的核算中心。

这正是睿思芯科与灵羽处理器背面的起点——从伯克利实验室到深圳高功能服务器，从 SPARC 到 RISC-V，从一个人的技能延续到一代人的工程系统，精简指令集的故事，在我国迎来新的转折点。

打破“不或许三角”，全自研服务器处理器推开自主可控之门

2025年3月底，睿思芯科发布了我国首款全自研高功能RISC-V服务器处理器——灵羽。两位师出同门、跨过代际的架构工程师，以RISC为头绪，将精简指令集四十年技能演化贯穿，在我国构建起以RISC-V为中心的新一代高功能核算渠道。

据悉，灵羽处理器专为大言语模型等高密度推理场景规划，功能指标已比肩Intel与AMD等干流服务器处理器。

功能及能效比方面，该芯片根据公司自研的CPU IP与NoC（片上网络）IP，选用32核高功能通用CPU + 8核智算LPU的“一芯双核”架构，完结了先进乱序履行、高速数据通路与Mesh互联结构；一起经过软硬件结合的规划-工艺协同优化，在产品工程、EDA东西链、物理规划与晶圆制作流程中完结立异，明显吹嘘运算中的能效比以及优化整体具有本钱（TCO）。

为适配核算密集型场景，灵羽在内存与I/O架构上也做出全面晋级：支撑DDR5高速内存、PCIe 5.0规范与CXL 2.0协议，供给高达8路互联才干。这使其能够满意大模型青丝多种新式核算需求，包含20盘以上NVMe全闪存储服务器、8卡GPU直连、最高320核高密度算力、以及多达6张400Gbps高功能网卡等杂乱布置环境。此外，灵羽还具有企业级RAS特性，满意RISC-V服务器规范，内置专用办理中心并支撑动态调理，保证高负载运转的稳定性，满意企业级数据中心需求。

这意味着，从架构才干到软硬协同，从功能指标到工业适配，睿思芯科初次实质性打破了国产服务器CPU范畴长时间存在的“不或许三角”：高功能、CPU中心研制、SoC芯片研制难以三者兼得的结构性难题。

此前，我国商场在中低端处理器范畴已具有必定的CPU中心及SoC芯片研制才干，高功能处理器范畴也有CPU中心IP效果，但在结合CPU中心及SoC芯片的系统级产品方面仍属空白。

比较根据外购 IP 拼接构建系统的方法，完好 SoC芯片研制能完结核算中心、片上互联、内存子系统到外设接口的全链路深度协同规划，完结各模块间的最佳适配，更好地开释多核架构潜力，有用吹嘘处理器在智算中心等杂乱负载下展示出更优的系统功能与稳定性。这也是完结真实高功能、可继续迭代才干的必经之路。

这一重要产品，展示了睿思芯科的中心优势：根据CPU中心与NoC 结构的全面自研才干，经过软硬件一体化规划的协同优化系统，能够完结真实意义上的高功能、高自主、高完好度。

事实上，灵羽并非睿思芯科初次在高功能RISC-V处理器范畴完结技能抢先。在发布灵羽之前，睿思芯科现已过多个差异化CPU中心IP产品继续堆集中心优势，为高功能架构技能根底。

2022 年中发布的V7 DSP，是全球首个将向量核引进专业音频 DSP 范畴的产品，已在世界头部客户中集成量产；2022 年末发布的P600，则是业界第一批商用支撑 RVV 1.0 向量扩展的高功能处理器 IP，选用乱序多发射架构，支撑 DDR5、PCIe Gen5 等高带宽接口，已被用于多个数据中心场景。P600 架构中所选用的乱序履行、Mesh NoC、以及 SoC 级的功能调优机制，也正是灵羽处理器的重要技能柱石。

灵羽处理器

以这些自研 IP 为根底，睿思芯科在灵羽处理器的研制过程中进一步完结了多核高并发架构、系统级优化的打破，在高并发、多任务等要害指标上完结工业级验证，为全面自研、高能效的高功能服务器处理器供给了强有力的技能支撑。

从睿思芯科的产品途径中不难看出，在RISC-V的敞开系统下，企业能够真实参加架构演化，更能根据自主技能快速呼应新需求，而非像X86或ARM系统那样只能“买IP、等更新”。这种敞开性，为我国芯片工业打开了一扇真实意义上的“自主可控”之门。

RISC-V驱动，第三代我国芯的破局时间

睿思芯科能完结这一打破，本源在于伯克利方法论的落地实践。

20世纪60青丝以来，环绕处理器的我国芯大致阅历了三代探究。第一代我国芯以“跟跑”为主，以手艺规划为主，在缺少EDA东西的青丝完结了前期 32 位处理器的工程完结，更多是科研型打破；第二代测验“部分并跑”，在 2000 年后逐渐引进自动化东西，测验构建自有指令集或根据 ARM 等架构展开开发，但由于软硬件别离，生态一直无法真实打通，自主性遭到限制。

正因而，第三代我国芯的中心应战，是怎么真实做到“从架构动身”的原生才干构建。而谭章熹博士在睿思芯科实践的，是发源于伯克利的一整套软硬件协同演化的方法论，也是真实意义上的自研范式。

举例而言，传统ARM架构授权系统下，企业尽管能够买到IP，但微架构的方向完全由ARM公司猜测。即便支付巨大研制投入，一旦ARM在新版本上更改规矩，生态就或许开裂，曩昔的尽力也或许被清零。

而在RISC-V系统下，这样的限制被完全打破。我国企业能够在指令集架构根底上，自主决议微架构演化方向，一起构建自有软件栈，把握真实的规划主权。

这才是所谓“自主可控”的中心——不只是“是否用了国产IP”，而是“是否把握了架构演进的主动权”。

详细到研制功率上，睿思芯科已将微架构迭代、工艺制程的研制周期相结合，每年推出一款旗舰芯片。在实践项目中，针对不同场景需求，从指令级规划到芯片流片，团队都能完结快速呼应。

这也意味着，睿思芯科不只能在本次的服务器芯片上完结打破，也有才干在未来其他需求中快速开发适宜的产品。

从某种意义上看，第三代我国芯的破局时间，不在于一次产品发布，而在于是否把握了快速演化、构建生态、跨过周期的中心才干。

RISC-V不只是一种技能挑选，更是一种国家层面的战略途径挑选。从欧洲、俄罗斯到印度，越来越多的国家现已将RISC-V视为完结技能独立的根底设施。2021 年，我国初次在“十四五”规划中将“开源”清晰写入开展战略，为 RISC-V 在本乡的生态建设、技能打破与人才培养供给方针支撑。我国若能在这轮架构替换中占有先发优势，将有或许建立起归于自己的全球影响力。

RISC-V生态启航，推动芯片工业长线开展

推动芯片工业开展，不只需求技能道路和单点打破，更需求系统性的生态构建，而睿思芯科现已在高功能范畴完结广泛生态布局。

生态建设方面，跟着灵羽处理器的正式落地，睿思芯科也集结了包含联想、长城、三诺等在内的很多头部OEM与解决方案企业，一起推动根据RISC-V架构的高功能服务器进入规模化布置阶段。灵羽处理器已适配包含 openKylin、Fedora、Deepin 等国产与世界操作系统，全面支撑干流数据库、机器学习结构、虚拟化渠道和容器化环境，具有大规模工业使用才干。

在要害器材方面，睿思芯科与江波龙一起研制根据灵羽的智能全闪存储系统，并与星斗天合协作，构建了掩盖云边协同、数据存储与办理等多层级的系统生态。至今，灵羽处理器生态系统已会聚超50家协作伙伴，包括整机OEM、系统软件、职业解决方案、EDA东西链等多个中心环节。

在这场以RISC-V为代表的全球架构搬迁中，睿思芯科不只是一家技能公司，具有打造具有中心竞争力的产品才干，也正在成为衔接方法论和生态系统的要害枢纽，经过与工业协作伙伴协同推动，为我国在 RISC-V 赛道构建起更厚实、具继续性的技能与生态根底。

更多精彩内容，重视钛媒体微信号（ID：taimeiti），或许下载钛媒体App

告发/反应